時(shí)序邏輯電路設計
時(shí)序邏輯電路簡(jiǎn)稱(chēng)時(shí)序電路,是計算機及其他電子系統中常用的一種電路。它和組合電路是完全不同類(lèi)型的兩種電路。組合電路的輸出僅取決于電路當時(shí)的輸人,而與電路過(guò)去的輸人無(wú)關(guān)。時(shí)序電路的輸出不僅取決于電路當時(shí)的輸人,還與電路過(guò)去的輸人有關(guān)。由于時(shí)序電路的這一特點(diǎn),在電路的內部必然要有記憶元件,以記憶與過(guò)去輸入信號有關(guān)的信息。
時(shí)序電路有兩大類(lèi):同步時(shí)序電路和異步時(shí)序電路。在同步時(shí)序電路中,有一個(gè)公共的時(shí)鐘信號,電路中各記憶元件受它統一控制,只有在該時(shí)鐘信號到來(lái)時(shí),記憶元件的狀態(tài)才能發(fā)生變化,從而使時(shí)序電路的輸出發(fā)生變化,而且每來(lái)一個(gè)時(shí)鐘信號,記憶元件的狀態(tài)和電路輸出狀態(tài)才可能改變一次。如果時(shí)鐘信號沒(méi)有來(lái)到,輸人信號的改變不能引起電路輸出狀態(tài)的變化。在異步時(shí)序電路中,電路沒(méi)有統一的時(shí)鐘信號,各記憶元件也不受同一時(shí)鐘控制,電路狀態(tài)的改變是由輸入信號引起的。
時(shí)序邏輯電路還可以從另一角度進(jìn)行分類(lèi):有些時(shí)序電路,它們的輸出Z僅與記憶元件的狀態(tài) Q有關(guān),而與外加輸入 X無(wú)關(guān),這類(lèi)電路稱(chēng)為莫爾(Moore)型時(shí)序邏輯電路。對莫爾型電路來(lái)說(shuō),輸出方程可表示為
Z= F( Qn)
另一些電路,它們的輸出 Z不僅與記憶元件狀態(tài)Q有關(guān),還與外部輸人 X有關(guān),這類(lèi)電路稱(chēng)為米勒(Melay)型時(shí)序邏輯電路,輸出方程可表示為:
Z= F( X, Qn)
下面我們來(lái)介紹同步時(shí)序邏輯電路的分析和設計方法。
1.時(shí)序邏輯電路分析的任務(wù)
時(shí)序邏輯電路分析的基本任務(wù)是:根據已知的電路邏輯圖,通過(guò)分析,求出電路狀態(tài)Q轉換的規律,以及外部輸出Z變化的規律。
2.時(shí)序邏輯電路分析的一般步驟
根據上述基本任務(wù),時(shí)序邏輯電路分析的一般步驟如下:
(1) 從給定的邏輯圖中,寫(xiě)出各觸發(fā)器CP的邏輯表達式。
(2) 從給定的邏輯圖中,寫(xiě)出各觸發(fā)器控制輸人信號的邏輯表達式(即驅動(dòng)方程)。
(3) 把控制輸入信號邏輯表達式代入每個(gè)觸發(fā)器的特性方程,得出各觸發(fā)器的次態(tài)Qn+1表達式(即狀態(tài)方程)。
(4) 根據邏輯圖,寫(xiě)出外部輸出Z的邏輯表達式(即輸出方程)。
(5) 通過(guò)列狀態(tài)表,分析電路狀態(tài)Q的轉換規律和外部輸出Z的變化規律,至此,時(shí)序邏輯電路分析的基本任務(wù)已初步完成。
(6) 為了較直觀(guān)地顯示分析結果,可根據狀態(tài)表畫(huà)出狀態(tài)圖。
(7) 為了較直觀(guān)地顯示分析結果,可根據狀態(tài)表畫(huà)出波形圖(或稱(chēng)時(shí)序圖)。
(8) 根據用上述三種形式(狀態(tài)表、狀態(tài)圖或波形圖)顯示的分析結果,概括敘述電路的邏輯功能。
3.同步時(shí)序邏輯電路分析舉例
同步時(shí)序邏輯電路中,所有觸發(fā)器的CP端都與輸人時(shí)鐘脈沖相連接,因此上述一般步驟中的第(l)步實(shí)際上可以省略。
如圖所示是一個(gè)同步電路,其中所有觸發(fā)器的CP端都連在一起,接受輸入時(shí)鐘脈沖CP,因此這是莫爾型電路,因為它的外部輸出C與外部輸人X無(wú)關(guān)。
分析過(guò)程如下:
(l)CP表達式
CP2=CP1=CP0=CP且下降沿觸發(fā)
(2)驅動(dòng)方程
(3)狀態(tài)方程
根據T觸發(fā)器特性方程:
以及各觸發(fā)器的驅動(dòng)方程,寫(xiě)出各觸發(fā)器的次態(tài) Qn+1表達式(即狀態(tài)方程):
(4)輸出方程
外部輸出C=
,而不是C=
,因為外部輸出C是指當前的,而不是“以后的”輸出。
(5)狀態(tài)表
列狀態(tài)表是分析過(guò)程中的關(guān)鍵步驟,本例的狀態(tài)表如下表所示。具體做法如下:先填人現態(tài)
的八種組合,然后逐行填人當前外部輸出C的相應值以及次態(tài)
的相應值。例如,表的第一行,當
分別為0,0,0時(shí),求得C=
=0,并根據狀態(tài)方程求得
分別為0,0,1,填人表中。
狀態(tài)表
(6)狀態(tài)圖
狀態(tài)圖較直觀(guān)地顯示時(shí)序邏輯電路狀態(tài)轉換規律和外部輸出變化規律。
這個(gè)狀態(tài)圖說(shuō)明,同步時(shí)序邏輯電路具有如下規律:
“000”狀態(tài)(即
=000)時(shí)的當前輸出C=0,在下一個(gè)CP作用后的次態(tài)是“001”。
“001”狀態(tài)且當前輸出C=O,在下一個(gè)CP作用后的次態(tài)是“010”。
“010”狀態(tài)且當前輸出C=0,在下一個(gè)CP作用后的次態(tài)是“011”。
“011”狀態(tài)且當前輸出C=0,在下一個(gè)CP作用后的次態(tài)是“100”。
“100”狀態(tài)時(shí)的當前輸出C=1,在下一個(gè)CP作用后的次態(tài)是“000”。
上述“000”,“001”,“010”,“011”、“100“這五個(gè)狀態(tài)構成一個(gè)循環(huán),稱(chēng)為“有效循環(huán)”或“主循環(huán)”。在主循環(huán)中的狀態(tài),都稱(chēng)為“有效狀態(tài)”或“有用狀態(tài)”。“101”,“110”,“111”這三個(gè)狀態(tài),位于主循環(huán)之外,稱(chēng)為“無(wú)效狀態(tài)”或“無(wú)用狀態(tài)”。對于具有若干個(gè)無(wú)效狀態(tài)的時(shí)序邏輯電路,如果每個(gè)無(wú)效狀態(tài)在若干個(gè)CP作用后都能轉人有效狀態(tài),進(jìn)入主循環(huán),則稱(chēng)該電路具有自啟動(dòng)能力,否則稱(chēng)為沒(méi)有自啟動(dòng)能力。圖1狀態(tài)圖說(shuō)明:圖1且所示時(shí)序邏輯電路是具有自啟動(dòng)能力的。由上分析可知,此電路實(shí)際上是一個(gè)具有自啟動(dòng)能力的自然態(tài)序的五進(jìn)制同步計數器,并以Q2的輸出為進(jìn)位輸出。
(7)波形圖(時(shí)序圖)
時(shí)序圖描述了時(shí)序電路在時(shí)鐘脈沖序列作用下電路狀態(tài)、輸出狀態(tài)隨時(shí)間變化的波形,一般只畫(huà)出主循環(huán)的波形圖。對于圖中所示的時(shí)序電路,可畫(huà)出以
=000為初態(tài)的主循環(huán)波形圖,如圖2所示。
轉自:維庫電子市場(chǎng)網(wǎng)
|